Critical Link MityCam SoC Firmware  1.0
Critical Link MityCam SoC Firmware
CameraLinkIO.cpp File Reference
#include "CameraLinkIO.h"
#include "StatusReporter/StatusReporter.h"
#include <fstream>
Include dependency graph for CameraLinkIO.cpp:

Macros

#define VERS_REG_OFFSET   0
 
#define CTRL_REG_OFFSET   1
 
#define LV_DELAY_REG_OFFSET   2
 
#define FV_DELAY_REG_OFFSET   3
 
#define FRAME_OUT_CNT_OFFSET   4
 
#define RESET_BIT   (1)
 
#define BPP_CTRL_MASK   (7 << 1)
 
#define CTRL_16BPP_10TAP_BIT   (0 << 1)
 
#define CTRL_8BPP_10TAP_BIT   (1 << 1)
 
#define CTRL_12BPP_10TAP_BIT   (2 << 1)
 
#define CTRL_12BPP_MED_BIT   (6 << 1)
 
#define CTRL_12BPP_BASE_BIT   (3 << 1)
 
#define CTRL_16BPP_BASE_BIT   (4 << 1)
 
#define CTRL_8BPP_BASE_BIT   (5 << 1)
 
#define MSB_8BPP_SLICE_BIT   (1 << 4)
 
#define PSEUDO_SINGLE_PORT   (1 << 5)
 
#define PLL_RESET_BIT   (1 << 6)
 
#define TEST_PATTERN_EN_BIT   (1 << 8)
 
#define TEST_PATTERN_85MHZ_EN_BIT   (1 << 9)
 
#define BACKPRESSURE_ROWS_MASK   (0xF << 12)
 
#define BACKPRESSURE_ROWS_SHIFT   (12)
 
#define PLL85_LOCKED_BIT   (1 << 24)
 
#define PLL85A_LOCKED_BIT   (1 << 25)
 
#define TOP_OVERFLOW_STICKY_BIT   (1 << 28)
 
#define TOP_PACKET_SYNC_ERROR_BIT   (1 << 29)
 
#define BOT_OVERFLOW_STICKY_BIT   (1 << 30)
 
#define BOT_PACKET_SYNC_ERROR_BIT   (1 << 31)
 
#define LV_DELAY_REG_MASK   (0xFF)
 
#define HV_DELAY_REG_MASK   (0xFF)
 

Macro Definition Documentation

◆ BACKPRESSURE_ROWS_MASK

#define BACKPRESSURE_ROWS_MASK   (0xF << 12)

◆ BACKPRESSURE_ROWS_SHIFT

#define BACKPRESSURE_ROWS_SHIFT   (12)

◆ BOT_OVERFLOW_STICKY_BIT

#define BOT_OVERFLOW_STICKY_BIT   (1 << 30)

◆ BOT_PACKET_SYNC_ERROR_BIT

#define BOT_PACKET_SYNC_ERROR_BIT   (1 << 31)

◆ BPP_CTRL_MASK

#define BPP_CTRL_MASK   (7 << 1)

◆ CTRL_12BPP_10TAP_BIT

#define CTRL_12BPP_10TAP_BIT   (2 << 1)

◆ CTRL_12BPP_BASE_BIT

#define CTRL_12BPP_BASE_BIT   (3 << 1)

◆ CTRL_12BPP_MED_BIT

#define CTRL_12BPP_MED_BIT   (6 << 1)

◆ CTRL_16BPP_10TAP_BIT

#define CTRL_16BPP_10TAP_BIT   (0 << 1)

◆ CTRL_16BPP_BASE_BIT

#define CTRL_16BPP_BASE_BIT   (4 << 1)

◆ CTRL_8BPP_10TAP_BIT

#define CTRL_8BPP_10TAP_BIT   (1 << 1)

◆ CTRL_8BPP_BASE_BIT

#define CTRL_8BPP_BASE_BIT   (5 << 1)

◆ CTRL_REG_OFFSET

#define CTRL_REG_OFFSET   1

◆ FRAME_OUT_CNT_OFFSET

#define FRAME_OUT_CNT_OFFSET   4

◆ FV_DELAY_REG_OFFSET

#define FV_DELAY_REG_OFFSET   3

◆ HV_DELAY_REG_MASK

#define HV_DELAY_REG_MASK   (0xFF)

◆ LV_DELAY_REG_MASK

#define LV_DELAY_REG_MASK   (0xFF)

◆ LV_DELAY_REG_OFFSET

#define LV_DELAY_REG_OFFSET   2

◆ MSB_8BPP_SLICE_BIT

#define MSB_8BPP_SLICE_BIT   (1 << 4)

◆ PLL85_LOCKED_BIT

#define PLL85_LOCKED_BIT   (1 << 24)

◆ PLL85A_LOCKED_BIT

#define PLL85A_LOCKED_BIT   (1 << 25)

◆ PLL_RESET_BIT

#define PLL_RESET_BIT   (1 << 6)

◆ PSEUDO_SINGLE_PORT

#define PSEUDO_SINGLE_PORT   (1 << 5)

◆ RESET_BIT

#define RESET_BIT   (1)

CTRL Register masks / bits

◆ TEST_PATTERN_85MHZ_EN_BIT

#define TEST_PATTERN_85MHZ_EN_BIT   (1 << 9)

◆ TEST_PATTERN_EN_BIT

#define TEST_PATTERN_EN_BIT   (1 << 8)

◆ TOP_OVERFLOW_STICKY_BIT

#define TOP_OVERFLOW_STICKY_BIT   (1 << 28)

◆ TOP_PACKET_SYNC_ERROR_BIT

#define TOP_PACKET_SYNC_ERROR_BIT   (1 << 29)

◆ VERS_REG_OFFSET

#define VERS_REG_OFFSET   0

Register offsets